(1) 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭59-92483

⑤Int. Cl.³
 ⑥ 11 C 7/00

識別記号

庁内整理番号 6549-5B ⑬公開 昭和59年(1984)5月28日

発明の数 1 審査請求 未請求

(全 3 頁)

②半導体記憶装置

②特

頭 昭57-201958

❷出

頁 昭57(1982)11月19日

@発 明

佐野亮一 小平市上水本町1450番地株式会 社日立製作所武蔵工場內

切出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

砂代 理 人 弁理士 薄田利幸

明 和 曹

発明の名称 半導体配(性装置 特許請求の範囲

1. × n ビットのデータを随時割込み及び読み出す機能と、内部で形成されたアドレス信号に従って上記×n ビットのデータを順次書込み及び読み出す機能と、上記両機能を外部制御信号に従って通択する制御機能とを具備することを特徴とする半導体配律装置。

2. 上記内部アドレス俳号は、双方向カウンタ回路により形成されるものであることを特徴とする特許請求の範囲第1項記載の半導体記憶装置。

3. 上記×nピットのデータを保持するメモリア レイ部は、スタティック型メモリセルにより構成 されるものであることを特徴とする特許請求の戦 脚第1又は第2項記載の半導体記憶装置。

発弱の詳細な説明

この発明は、半導体配徳装置に関する。

この発明の目的は、新規で機能を拡大した半導体記憶整置を提供することにある。

この発明の他の目的は、以下の模別及び図面から明らかになるであろう。

以下、この発明を実施例とともに詳細に説明する。

図面には、この発明の一実施例のブロック図が 示されている。

同図において、破職で囲まれた各関路ブロック は、公知の半導体集積図路の製造技術により1個 の半導体基板上において形成される。

メモリアレイM-ARYは、特に制限されないが、スタティック型のフリップフロップ回路がメモリセルとして用いられ、マトリックス状に配置されている。

XデコーダX - D C R は、上記メモリアレイM - A R Y のワード線選択を行う。 Y デコーダ Y - D C R は、データ線選択を行う。 この実施例では、1 つのデータ線選択信号により、 n 超のデータ線が選択されるので、 n ピットのデータの害込み及び読み出しが行われる。 したかって、 入出力国路 1 / O は、 n 超のデータ入力回路とデータ出力回

路とにより探成される。

上記X及びYデコーダX、Y-DCRに供給されるアドレス信号ADは、マルチプレクサMPXを介して次の2種類のアドレス信号AD1、AD2が選択的に供給される。

アドレスパッファADBは、上記メモリアレイ M-ARYの選択動作を随時(ランダム・アクセス)に行うためのものであり、IC外部から供給 されたアドレス信号を受け、上記一方のアドレス 信号AD1を形成する。

カウンタCOUNTは、アップ/ダウンカウンタであり、上記メモリアレイM-ARYの選択動作を順次(シーケンシャル)に行うためのものであり、JC外部から供給されるタイミング信号 ø に従ってアドレス歩進動作が行われる。

制御回路 CONTは、IC外部からの動作モード信号に従ってこの半導体記憶装置を上記ランダム・アクセス動作又はシーケンシャル動作を選択的に行わせるための各種制御信号を形成する。

上記動作モード信号のうち、WEはライドイネ

ーブル信号であり、例えばハイレベルなら統み出し動作、ロウレベルなら書込み動作を指示する。 具体的には、入出力阻路 1 / 0 の割御タイミング り r w を形成して、例えば、この信号 p r m がハイレ ベルならデータ出力回路を動作させて選択された メモリセルからの読み出し情報を I C 外部に送出 し、上記信号 p r m がロウレベルならデータ入力回路を動作させて 1 C 外部から供給される書込み情報を選択されたメモリセルに伝える。

CSはチップ選択信号であり、例えばハイレベルならこのICチップが非選択状態に、ロウレベルなら選択状態にされる。具体的には、上記ロウレベルならアドレスパッファADBを動作にするタイミング信号を受付るようにする。

Cは動作切り換え信号であり、例えばハイレベルならランダム・アクセス動作、ロウレベルならシーケンシャル動作を行わせる。このような動作切り換えは、例えば、信号のaxがハイレベルならマルチプレクサMPXをアドレスパッファADB

側として、アドレス信号ADIを伝え、信号のmx がロウレベルならマルチプレクサMPXをカウン タCOUNT側として、アドレス信号AD2を伝えることにより区別される。

U/Dは、アップ/ダウン動作制御信号であり、例えばハイレベルならカンウタCOUNTをアップカウント動作させ、ロウレベルならカウンタCOUNTをグウンカウント動作させる。

次に、この実施例の半導体配位装置ICをランダム・アクセス・メモリとして動作させる場合について説明する。

まず、上記動作モード信号Cは、上記のようにハイレベルにされている。するとマルチプレクサMPXがアドレスパッファADB側の信号をXデコーダ及びYデコーダに伝える。従って公知のに、グタム・アクセス・メモリ(RAM)と同様に、アドレスパッファADBは、チップ選択信号でSパロウレベルに変化した時に発生するタイミング信号のa同期して外部アドレス信号AD1・を取り込んで、内部アドレス信号AD1・を取り込んで、内部アドレス信号AD1に加工する。

この内部アドレス信号AD1は、マルチプレクサ MPXを選して上配Xデコーダ及びYデコーダに 供給され、メモリセルの選択動作が行われる。そ して、ライトイネーブル信号WEがハイレベルな らデーク出力回路が動作するので、上記選択しか たメモリセルの保持情報が出力されて読み出しが 行われる。また、ライトイネーブル信号WEが ウレベルならデータ入力回路が動作するので、上 記選択されたメモリセルに外部書込みデータが伝 えられて書込みが行われる。

なお、この実施例においては、上配カウンタ COUNTは、上配チップ選択信号 CSのロウレベルの変化により計数動作状態にされているが、タイミング すが入力されないため、実質的には何の動作もしない。

また、この上記の半導体記憶装置 I C をシーケンシャル・メモリとして動作させる場合について 説明する。

上記動作モード信号 C は、上記のようにロウレベルとされる。するとマルチプレクサMPXがカ

特開昭59- 92483 (3)

ウンタCOUNTで形成されたアドレス信号AD 2をXデコーダ及びYデコーダに伝える。そして、 チップ選択信号CSがロウレベルになり、タイミ ング個号φが入力されるとカウンタCOUNTが 計数動作を行い、ライトイネーブル信号WEがロ ウレベルなら上記制御信号U/Pがハイレベルと されアップカウント動作を行うので先頭アドレス から頃次に変化するアドレス信号を形成する。し たがって、このアドレス債号AD2に対応したメ モリセルの選択が行われ、上記タイミング信号を と同期して入力される哲込みデータ信号Dが順次 登込まれる。一方、上記状態においてライトイネ - プル信号WEがハイレベルされると上記制御信 **身ひ/PがロウレベルとされカウンタCOUNT** を上記書込み最終アドレスから逆にダウンカウン ト動作を行わせるので、タイミング信号々に同期 して上記存込んだデータが逆に順次銃み出される。 すなわち、従来のシーケンシャル・メモリと等価 な動作を行わせることができる。

この実施例においては、ランダム・アクセス・

この発明は、前記実施例に限定されない。

メモリアレイは、上記スタティック型のものの 他、ダイナミック型のものを用いるものであって もよい。そして、メモリアレイのアドレス設定動 作を上記のようにランダム・アクセス動作とシー ケンシャル・アクセス動作とを選択的に切り換え

る回路は、種々の実施形態を探ることができるも のである。

図面の簡単な説明

図面は、この発明の一実施例を示すプロック図である。

M - A R Y ・・メモリアレイ、 X - D C R ・・
X デコーダ、 Y - D C R ・・ Y デコーグ、 I / O
・・入出力回路、 M P X ・・マルチプレクサ、 A
D B ・・アドレスパッファ、 C O U N T ・・カウ
ンタ、 C O N T ・・制御回路

代理人办理士 薄田

